FUSING DEVICE

Publication number: JP1158767
Publication date: 1989-06-21

Inventor: JIYASEKU KOBUARUSUKII; FURANSUWA TERIE


Applicant: SGS THOMSON MICROELECTRONICS

Classification:

- international: H01L27/08; G11C17/18; H01H37/76; H01H85/00;

H01H85/02; H01H85/46; H01L21/82; H01L23/525; H01L27/10; H01L29/74; H01L27/08; G11C17/14; H01H37/00; H01H85/00; H01L21/70; H01L23/52; H01L27/10; H01L29/66; (IPC1-7): H01H85/00; H01L21/82; H01L27/08; H01L27/10; H01L29/74


- European: G11C17/18; H01L23/525F Application number: JP19880281150 19881107 Priority number(s): FR19870015404 19871106 Aiso published as:



Report a data error here

Abstract of JP1158767

PURPOSE: To facilitate a fuse blowing program by providing a thyristor con nected in series with a fuse, a means for controlling turning-on of the thyristor and adopting a parasitic thyristor in an integrated circuit for the thyristor. CONSTITUTION: The realized fuse blowing device is formed to be a torus device and placed along an axial line 11 set almost on a perpendicular line of a terminal 12 of a fuse closest to a thyristor. Thus, the parasitic thyristor has an N<+> -doped middle region surrounded by a P<+> -doped torus region 6. The doping regions 8, 6 are included in a torus well 2, and the well 2 itself is surrounded by the torus N<+> region 3 in a substrate 1. The region 3 is included in another doped torus region 5. The regions 8, 6, 3, 5 have the same function with each other. The regions 3, 5 are connected to a point with a substrate bias potential via connection wires 13, 14. The two regions 6, 8 of the well 2 are connected in common to the terminal 12 of the fuse 6 via connection wires 15-17.



Data supplied from the esp@cenet database - Worldwide

⑲ 日本国特許庁(JP)

① 特許出願公開

母公開特許公報(A) 平1-158767

@Int_Cl_*	識別記号	庁内整理番号	④公開	平成1年(1989)6月21日
H 01 L 27/08 H 01 H 85/00	331	Z - 7735-5F 6522-5G		
H 01 L 21/82 27/10 29/74	491	R-7925-5F 8624-5F P-7376-5F審査請求	未請求 :	青求項の数 5 (全9頁)

9発明の名称 フユーズ溶断装置

②特 願 昭63-281150

②出 類 昭63(1988)11月7日

優先権主張 1987年11月6日録フランス(FR)1987 15404

砂発 明 者 ジャセク コヴアルス フランス国 13530 トウレ ロテイスマン レ ジャル

キー ダン デ セニエール 50

⑫発 明 者 フランスワ テリエ フランス国 93800 エピネー シユール セーヌ アヴ

ニュ ガブリエル ペリ 49

⑪出 顋 人 エスジェーエスートム フランス国 94250 ジヤンテイイ アヴニュ ガリェニ

ソン ミクロエレクト ロニクス エス。ア

7

一. 砂代理人 弁理士 越場 隆

朔 福 書

1. 発明の名称 フューズ溶断装置

2. 特許請求の範囲

- (2) 上記サイリスタが、上記集積回路の寄生サイ リスタタイプのサイリスタであることを特徴とす る請求項1に記載の装置。
- (3) 上記サイリスタの制御用トランジスタが、上記ウエル領域と、このウェル領域の外部の第2のドーピング領域との間に位置する領域の上に重ねられた制御ゲートを備えることを特徴とする請求項1または2に記載の装置。
- (4) フューズに直列に接続されたサイリスタと、 このサイリスタをオンにする制御手段とを備える、 このサイリスタをオンにする制御手段とを備える、 このいる集積回路のためのフューズ溶断装置であって、上記サイリスタが、集積回路の基板内に形成 第1の伝導型の半導体ウェルと、このも された第2の伝導型の半導体ウェルと、このウェ ル内で第1の領域と、上記ウェルの外部かつでで 第2の伝導型に対応する不純物をドープされた第 2の領域とを備え、上記制御手段は、上記ウェル

の外部にあってやはり第2の伝導型に対応する不純物をドープされている第3の領域と、基板領域 域と、上記ウェル領域の外部の第2のドーピング領域 域とが一直線に立るとによって形記ウェルの外部 にある上記第2の領域は、上記第2の伝導型統立れた第4の領域は、上記ウェル内の第1の領域は、上記ウェル内の集4の領域とこの第5の領域とこの第5の領域とこの第5の領域とこの第5の領域とこの第5の領域とこの第5の領域とことを輸散とする装置。

(5) 溶断後に上記フェーズの1つの端子に電位を 強制する回路を備え、この回路にはプルダウント ランジスタが設けられており、このプルダウント ランジスタは、一方の伝導型の半導体材料内で逆 の伝導型に対応する不純物をドープされた2つの 領域を備え、これら領域の一方は、該領域と同様 にドーピングされているが不純物濃度はより小さくて該領域よりも広い区域内に形成されていることを特徴とする情求項1または2または4に記載の装置。

3. 発明の詳細な説明

産業上の利用分野

3

み出すことが不可能になる。

従来の技術

発明が解決しようとする課題

しかし、フューズの溶断に関しては問題点があ る。まず第1に、溶断電流は十分大きくなくては ならない。これは、この電流を流すのに非常に大 きな制御用トランジスタが必要とされることを意 味する。この制御用トランジスタは、回路の様々 なフューズの熔断のプログラムを容易にする機能 を有する。この制御用トランジスタのサイズは、 このトランジスタ内を流れるはずの電流と関係し ている。第2に、この電流パルスの立ち上がりェ ッジは急峻である必要がある。実際、電流の立ち 上がりがゆるやかであると、あらゆる差異を考慮 しても、フューズはゆっくりと溶ける。フューズ は、溶けるにつれて電気抵抗が大きくなる。実際、 例えばフューズの断面積はこの溶断中に小さくな る。この抵抗が大きくなるため、フューズが散逸 させるエネルギは減少する。このエネルギが減少 すると、フューズは徐々に加熱されなくなりもは や融けなくなる。この現象が起こると、以後はこ のフューズを溶断することはできない。最後に、

電流を流すトランジスタを制御するためには、フューズの溶断プロセス中に、このプロセスを複雑にする溶断終了命令を与えることを予定しておく必要がある。実際には、溶断時間を考慮しておかなくてはならない。あらゆる場合に確実に溶断するためには、この溶断時間は比較的長い必要がある。

きには、このフューズの溶酸が始まってしまっているためにその抵抗が大きくなっている可能性がある。フューズが散逸させるエネルギはすると非常に小さくなり、フューズはもはや酸けない。

本発明は上記の欠点を解決することを目的とするが、CMOSタイプの集積回路にしか適用のない。この制約は重大なものではない。とが形がますますののは、現在のところCMOS技術、このCMOS技術は、ないことが多い方式がある。CMOS技術は、所対の伝導型(適常は絶対である。CMOS技術は、反対の伝導型(適常は絶対で対応を形成を打ち込むである。様に、反対のおきに対応を形成を打ち込むである。様に、基板が特徴である。様に、アンスタや接合は、基板またはカエル内に所定かが接合は、基板またはカエル内に所定かが接合は、基板が特徴である。様にのよりに対した対象をドーピングした打ち込み領域からなる。

しかし、CMOS技術には、「ラッチアップ」 現象と呼ばれる「反転」伝導の問題があることが 知られている。このラッチアップ現象は、ウェル

7

8

を有するCMOS回路内に自然に形成された寄生サイリスタのトリガに対応している。寄生サイルスタのトリガに対応している。寄生サイルか交互するタイプの一連の領第1かの領域は、所定の第2の伝導型(一般にはP型)の所定の第1の伝導型(一般にはP型)の所形のである。とは複数のの領域を備えている。伝導型がより、第2の伝導型(一般にはN型)がされては複数のの領域を備えている。伝導型がより、第2の伝導型がより、な場合がある。

課題を解決するための手段

しかし、本発明では、この寄生サイリスタの存在を利用し、フューズの一方の端子をこのサイリスタに接続してトリガすることによりこのフューズを溶断する。フューズ溶断時には、電流が溶断電位発生器から供給される。電流は、フューズ内と、一方の端子が溶断電位発生器の他方の端子に

そこで、本発明によれば、CMOSタイプの集 複回路内のフューズの溶断装置であって、このフ ューズと直列に接続されたサイリスタと、このサ イリスタをオンにする制御を行う手段とを備え、 上記サイリスタは、上記集機回路の寄生サイリス タであることを特徴とする装置が提供される。 本発明は、以下の説明と添付の図面によってさらによく理解できよう。なお、図面は単に例として示しただけであって、本発明が図面に限定されることは決してない。

実施例

 に印加するのに用いられる。基板がP型の場合にはこの固定電位Vssは一般には①ボルトであり、この電位は場合によっては①ボルト未満にすることもできる。基板内のN⁺型ドーピング領域のよつ、例えばウェル2の近くのドーピング領域3には、やはり電位Vssのバイアスが印加されている。

i 1

が、ウェル2ならびに基板 1 と組み合わされて、 P* N* P* N* タイプのサイリスタを構成して いることがわかる。このサイリスタのこれら中間 領域には、それぞれウェルコネクタ 5 または基板 コネクタ 8 を介してアクセスすることができる。

このサイリスタの等価回路図が第2図に示されている。ウェル内では、ドーピング領域6、フェルクでは、バイポーラトランジグ領域1など、大力を形成している。基板内では、バイポータとでは、スタイ2を形成している。トランジスクでは、ボイガジスクでは、ボイガジスクでは、アラクでは、ボーランがアトラシンがアトランがは近流スースが抵抗に、ボーンが変になる。トリング領域3に接続された、ボーンが変になる。トリング領域3に持続であり、コネクタ5に接続された、ボースが抵抗に1とRが変されている。トリング領域3に持続でカーによりタ8に接続され、ベースが抵抗に1とRが

1 2

て基板コネクタ5に接続されていると考えることができる。 従って、これらトランジスタのベースであるノードAとBは、それぞれ、抵抗R1-R4の中間点または抵抗R2-R3の中間点に接続される。

インアクティブ状態ではサイリスタは導通し、インアクティブ状態ではサイリスタは導通し、一下日の電圧は電圧Vock等しい。上配の2つのストランジスタで1とT2は、メードAの電圧をがける。サインアイムの電圧をが呼んの電圧をがける。この電圧をでけるがある。一つでは、トランジスタで1が導流したの電圧を下には、アインジスタでは、この電圧を下には、アインジスタでは、アインがあるためである。では、アインジスタでは、アインであるためである。では、アインジスタでは、では、アインジスタでは、では、アインジスタでは、では、アインジスタでは、では、アインであった。このは異となるた。このは異となるに、アインであった。このは異となるでは、そのは、アインで

で正の反応が起こる。そこで、ラッチアップ現象 が発生する。2つのトランジスクは電源Vccとグ ラウンド電位Vcsの間に非常に大きな電流(数百 モリアンペア)を流すために飽和する。電源Vcc が遮断されるとか破壊される場合にのみこの現象 が停止する。

本発明のアイデアは、制御手段を用いて、サイリスタがオフのときに、ノードAの電位を低下させる、あるいは逆にノードBの電位を上昇させることである。以下の説明は、この第1の場合、すなわちノードAの電位を低下させる場合に対応している。しかし、このことから何らかの制約が生じることはない。

第3図は、サイリスタのトリガ回路の第1の実施例を示す図である。この図面には、フューズ18と、このフューズに特定の溶断電圧VFUSを供給する電源とが図示されている。しかし、本発明では、サイリスタが最も効力をもっているため、フューズを電圧Vεcよりも小さな電圧で溶断させることができる。実現されたフューズ溶断装置は

環状であり、サイリスクに最も近いフューズの端して、サイリスクに最も近いアコーズのはは鉛直線上に位置する軸線!!を中心の寄したで、トリが用のでは、P・にドープされた理像を備えりまれたので、ドープされた中央領域を備えりまれたのがドープされた中央領域を向ける。これらドープでのでははまれている。では、アーに含まれて領域を向けて対している。領域を表しては接続は13、14を介してもの領域をよれている。領域を表しては接続をおいる。の場子12に共通に接続されている。

サイリスタのトリガ用MOSトランジスタT3は、ウエル2の境界9に近い領域18と、境界9を挟んでこの領域18と対向する基板領域19と、N*にドープされた環状領域3とで構成されている。 従って、このハイブリッドトランジスタは、不純

1.5

物がそれぞれ N- 、 P- 、 N- 型である複数の額

域で構成されている。電気絶縁用ゲート酸化物層

で少なくとも 0.6ポルトの電圧低下を保証できる

ようになっている必要がある。このためには、抵

抗R1は比較的大きく、抵抗R4は比較的小さく

なくてはならない。さらに、トランジスタT3は

16

抵抗が大きすぎてはならない。第2図には、サイリスクの等価回路図のトランジスタT3の接続モードが点線で示されている。

第3図の実施例には別の重要な利点がある。こ の実施例を利用すると、特に、静電タイプの放電 からの保護を極めて効果的に行うことができる。 例えば、20ポルトを越える静電放電に対する保護 装置がフューズのピン21に並列に接続されている と仮定する。上記の従来例では、フューズ溶断用 トランジスタが、(アパランシュ接合、BVdS Sなどによる)フューズ保護装置と一般に同じ電 圧で、あるいは場合によってはより低い電圧でト リガを開始させる。この結果、フューズは劣化し、 または思いがけず破壊される。図示の装置では、 ウエルと基板の間のN* P* タイプの接合の導通 は、この接合の近傍での不純物濃度が小さいため に、典型的には 100~ 150ポルトで起こる。この 条件のもとでは、フューズ保護装置が常に最初に アクティブになる。このフューズ保護装置は、フ ューズが劣化しないようにする機能を正常に実行

する。

第4図に示されている別の実施例では、サイリ スクのトリガ用トランジスタは従来と同じMOS トランジスタである。このトランジスタは、境界 9に近い領域22と、この領域22と問じ不純物濃度 (N*)であり、この領域22の近傍に位置する領域 3とを備えている。領域22は、このトランジスタ の導電チャネルに対応する距離だけ領域るから離 れている。この導電チャネルは、制御信号COM を受けるゲート23により制御される。ウエル2は、 N* にドープされた別の領域24をさらに備えてい る。この領域24は、接続線25によって新御用トラ ンジスタの領域22に電気的に接続されており、補 助ウエルコネクタとして機能する。この実施例で は、領域22はもはや電位V。。に直接には接続され ていない。領域22が電位V...に接続されるのは条 件がある。すなわち、信号COMがゲート23に印 加され、この信号がトランジスタ3-22を導通さ せたときである。従って、制御用トランジスタは ここでは従来と同じMOSトランジスタである。

フューズを容断させる前には、接続線25上で利用できる電位はほぼ電位VFUSに等しい。容断命令がゲート23に印加されると、トランジスタ22ー23ー3はオンになり、抵抗R5、RIによって形成された電圧分割ブリッジの中間点 Cの電位が低下する。この瞬間には観流は抵抗R1内を流れない。しかし、領域24が領域8と領域6の間にはってトランジスタT1のノードAの電位がほぼ同じだけ低下する。この条件のもとで、予期した現象、すなわちサイリスタのトリがが発生する。

この実施例の利点は、第3関のハイブリッドトランジスタ18-19-3とは違って従来のタイプのトランジスタ22-23-3を実現できることである。しかし、この方法では、静電放電に対する保護の程度は落ちる。実際、静電放電は、接続線16、領域8、ウエル2、領域24、接続線25、それに領域22の経路を通過し、接合22-1でのアバランシュ現象と制御用トランジスタのBVdSSとによってグラウンドに到達する。この場合、この放電に

19

対する電圧を維持するのは接合22-1とトランジスタチャネル長とである。領域22は高濃度にドープされているため、この接合の電位バリヤはより低い。従って、この観点からは、上記の従来技術の問題点と同じ問題点に出会う。しかし、本発明を改良するとこの問題点を解決することができる。

2 0

ーズが溶断されたとき、または制御信号COMがジスタ26、27の入力をグラウンド電位にする。するとトランジスタ27はオフとなり、トランジスタ26はオンとなる。出力28は電位Veeにされる。または27を通過することができるのようななのかなこのを保護することができる。このリヤナのに対しても必要なができるががけけれる。大きなが変したが低差が低いますのでは、大きなのできるが低いがは、10とはできる。大きなない。というシンジスタア4を用いても実現することにあるトランジスタア3を用いても実現することにあるトランジスタア3を用いても実現することにできない。

しかし、この目的を達成するためには、上記の2つのトランジスタを第6図に示したようにして 実現することができる。トランジスタT3とT4 は、N* にドープされた2つの領域20と31の間の 導電チャネルを制御するゲート29を確えているこ

とが好ましい。一方の領域、例えば基板1内のサ イリスタに最も近い領域31は、N- にドープされ たウエル32内に埋め込まれている。ウエル32内の 不純物濃度が小さいため、このウェルと基板の間 のN-P-接合が静電放電に抵抗する。例えば 150 ポルトの電位差が維持される(しかし、実際には、 この差は、約50ボルトで起こる領域32とゲート29 の間のゲート酸化膜の絶縁破壊によって制限され る)。しかし、チャネルの長さは、トランジスタ T4が予想外に早く絶縁破壊モードになるのを避 けるために十分長くしておかなくてはならない。

4. 図面の簡単な説明

第1図は、寄生サイリスタを備えるCMOSタ イプの集積回路の断面図である。

第2図は、この寄生サイリスタを有する回路の 等価回路図である。

第3図は、寄生サイリスタのトリガ回路の第1 の実施例を示す図である。

第4図は、寄生サイリスタのトリガ回路の第2

の実施例を示す図である。

第5図は、フューズの熔融状態を確認するため の電位検出器の概略図である。

第8図は、この電位検出器のプルダウントラン ジスタを技術的に改良した状態を示す図である。

(主な参照番号)

1 ・・基板、 2、32・・ウエル、 3、4、8、30、31・・N*型ドーピング領域、 5、6、7・・P* 型ドーピング領域、 9 ・・境界、 10・・フューズ、 14、15、16、17、25・・接続線、

20、23、29・・ゲート、

26、27、 T 1 、 T 2 、 T 3 、 T 4 · ・ トランジスタ、 R1、R2、R3、R4、R5、R6·抵抗

特許出願人 エスジェーエスートムソン ミクロエレクトロニクス エス. アー.

代 理 人 弁理士 越 場

